FPGA疊加技術(shù)重新定義: 2.5D向左 3D向右
中國投影網(wǎng)投影資訊 來源:EEWOLRD 2011-11-8 9:15:51 編輯:木鐸 [
大
中 小 ]
|
|
【中國投影網(wǎng)資訊】“夢想的產(chǎn)品已經(jīng)開始發(fā)貨了!辟愳`思全球高級副總裁,亞太區(qū)執(zhí)行總裁湯立人先生在發(fā)布會上激動地宣布,“我們在6年前開始規(guī)劃這樣一款產(chǎn)品,3年前我們開始做研發(fā),一年前我們開始跟大家分享SSI技術(shù)的概念。今天,我們終于推出了全球第一個2.5D的IC了!
這款產(chǎn)品就是Virtex®-7 2000T —— 全球第一個采用賽靈思獨特2.5D IC堆疊硅片互聯(lián)(SSI)技術(shù)的FPGA產(chǎn)品。據(jù)湯先生介紹,該產(chǎn)品是目前世界容量最大的可編程邏輯器件,擁有 68 億個晶體管,200 萬個邏輯單元,相當(dāng)于 2,000 萬個 ASIC 門。
湯先生特別強(qiáng)調(diào):“這對整個行業(yè)來說是非常重大的消息,沒有其他公司可以做到這件事情!
2.5D的突破
“More than More.(超越摩爾定律)” 2.5D堆疊硅片互聯(lián)技術(shù)終于讓賽靈思霸氣地說出了這句話。
根據(jù)摩爾定律,28nm的FPGA最大只可達(dá)到大概100萬邏輯單元,但是由于堆疊互聯(lián)技術(shù),賽靈思的Virtex-7 2000T可以達(dá)到200萬邏輯單元。據(jù)了解,至今為止還沒有其他的FPGA、甚至其他的半導(dǎo)體可以做到那么大的容量。而且,在Virtex-7 2000T FPGA里面總共有68億個晶體管。目前,半導(dǎo)體行業(yè)最大的CPU也僅能達(dá)到30億左右。另外,在帶寬方面,2000T里一共有2160個DSP,每個DSP可以跑到700多兆,而其競爭對手的產(chǎn)品,需要4個FPGA來實現(xiàn)。功耗方面,Virtex-7 2000T不高于20瓦。
“只有我們才知道怎樣將兩個FPGA疊加在一起。”湯先生自豪地說。
賽靈思亞太區(qū)銷售及市場總監(jiān)張宇清先生隨后解釋道,這個堆疊的實現(xiàn)跟原來的架構(gòu)有非常重要的聯(lián)系。因為Virtex-7 2000T是沿用Virtex FPGA的ASMBL架構(gòu),是Column Base,每個FPGA切片是按照一列列并排排列在一起的,這樣四個FPGA之間連接起來的走線才可以非常短,從而才能便于應(yīng)用2.5D。如果不是這種架構(gòu),連線將是一個大問題,很難做到。
“2.5D技術(shù)是一個非常大的轉(zhuǎn)折點。因為其可以加速替代ASIC和ASSP!睋(jù)湯先生分析,ASIC將越來越貴。要想做28nm的ASIC,需要投入美金,比40nm ASIC投資增加了40%。
另外,賽靈思認(rèn)為,2.5D技術(shù)推動FPGA的增長還體現(xiàn)在,其還可以實現(xiàn)大規(guī)模系統(tǒng)集成,使得FPGA在功耗,性能,成本方面具有非常優(yōu)異的性價比。并且,該技術(shù)可以加快原型的模擬仿真,可以縮短開發(fā)時間、提高精度。
“為什么是2.5D?”
“為什么3D變成了2.5D ?”終于有人忍不住問了這個問題。
因為,在一年前賽靈思的發(fā)布會上,湯先生為大家介紹的分明是3D技術(shù)。而面對“2.5D”這個陌生的字眼,大家未免都有些迷惑。
“這是信用的問題。在技術(shù)方面我們從來沒有改變過,只是行業(yè)定義不同而已!睖⑷讼壬荒樥\懇地解釋道,“以前我們提到了SSI技術(shù),但這個不完全是行業(yè)所定義的3D,F(xiàn)在,整個行業(yè)已經(jīng)有清晰的定位,將這種技術(shù)稱之為2.5D!
湯先生也坦言:“現(xiàn)在3D面臨非常多的挑戰(zhàn)。第一,3D是垂直的堆疊,把兩個主動IC用微凸快(micropum)連在一起,但微凸快這種新興技術(shù)有非常多的挑戰(zhàn)。舉例來說,兩個芯片本身的膨脹系數(shù)有可能不一樣,一個膨脹快,一個膨脹慢,中間連接的micropump應(yīng)力就比較大。第二,硅通孔(TSV)有應(yīng)力在,會影響周圍晶體管的性能。第三,熱管理,如果兩個都是主動的IC,散熱就成為很大的問題。所以,整個3D行業(yè)需要解決上面三個主要問題!
據(jù)賽靈思方面預(yù)測,3D FPGA距真正量產(chǎn)還需兩三年的時間。
記者也了解到,3D確實是非常尖端的技術(shù)。它是把不同的IC堆疊在一起。每個IC都是主動的,有功耗,需要電源的。而2.5D的定義就是把這兩個主動IC放到被動的介質(zhì)上。下面有連接,把兩個主動IC連接起來。因為是被動的,中間沒有晶體管,不存在TSV應(yīng)力以及散熱問題。所以按湯先生的說法:“2.5D技術(shù)可以代替3D的技術(shù)!
2.5D扮演什么角色?
這也不免讓大家心中產(chǎn)生了另一個疑問:2.5D是不是3D中間的過渡技術(shù)?畢竟,當(dāng)人們已經(jīng)看到了下一代的技術(shù)的時候,就一定會覺得未來的會比較好。
“我們認(rèn)為不是。實際上,2.5D與3D是兩種不一樣的架構(gòu)。2.5D有自己的應(yīng)用,它不一定被3D所代替。這跟手機(jī)是不一樣的,不是說3D就一定比2.5D好。”同時,湯先生也給記者們展示了一副圖片,圖上畫了一個分岔路口。一條路是2.5D的路,另外一條是通向3D的。他借此特別強(qiáng)調(diào):“2.5D有自己的路要走,而且會一直走下去的。同時,賽靈思同樣看好不帶中介層的完全3D IC堆疊技術(shù),我們也在與合作伙伴研發(fā)3D。”
“從實際情況來看,基于2.5D技術(shù)的Virtex-7 2000T FPGA產(chǎn)品為客戶帶來的好處非常多,比我們想象的還要多。”湯先生開心地說。不過,湯先生也透露,由于該產(chǎn)品的銷售情況比預(yù)期的好很多,他們也面臨著供貨的壓力。
談到2.5D技術(shù)未來的發(fā)展,湯先生也透露,現(xiàn)在2.5D上面所有的晶片都還是同構(gòu)的,將來會可以做到異構(gòu),可能會考慮將邏輯與已經(jīng)可實現(xiàn)3D技術(shù)的Memory做到一起。
無論如何,這個基于堆疊硅片互聯(lián)技術(shù)的FPGA,把集成度提升到了一個全新的水平,也把FPGA的發(fā)展推到了一個非常大的技術(shù)轉(zhuǎn)折點上。在這個超級競爭的行業(yè)中,誰在技術(shù)轉(zhuǎn)折點上獲得先機(jī),誰就拿到了主動權(quán)。而在這個點上,機(jī)遇和威脅也都在成倍地增加。賽靈思如何把握住先機(jī),以及其競爭對手將如何反攻,讓我們拭目以待吧。
免責(zé)聲明:本文來源于EEWOLRD,本文僅代表作者個人觀點,本站不作任何保證和承諾,若有任何疑問,請與本文作者聯(lián)系。